單電子晶體管基礎知識分享

單電子晶體管（SET）被認為是制造下一代低功耗、高密度超大規模集成電路理想的基本器件，因為這種晶體管工作僅需要很少的電子，所以具有極低的功耗和極高的開關速度。單電子晶體管有良好的應用前景，不僅在高靈敏度測量方面有著別的器件無法比擬的優越性，且在數字電路方面有望開發G-T級的隨機存儲器和高速數字處理器。研究表明，應用傳統半導體工藝和材料可以制造單電子電荷效應的存儲器。Augke等人最近的工作表明可以用與CMOS技術相兼容的工藝制造硅摻雜單電子晶體管，而且掩膜的幾何形狀和摻雜濃度對晶體管的性能有影響。使用CMOS技術制造單電子晶體管，使得單電子電路向工業化制造邁出一大步。

目前，單電子晶體管有兩種實現方案，即金屬-絕緣體型和半導體型，不管是哪一種類型的SET，其基本部分是由介觀尺度（納米）的量子點和隧道結以及與之相連的宏觀外電極和電源組成，它們都可以等效為一對勢壘中間有一個庫侖島的物理模型。庫侖島和勢壘的尺寸和性質對單電子晶體管的性質有很大影響，Verbrugh等人就曾對單電子晶體管的庫侖島尺寸進行優化。

1.SET的基本結構和工作原理

1.1基本結構

SET從宏觀結構上來看與MOSFET相似，它是由源極、漏極、柵極和襯底組成，但其內部結構卻與MOS-FET完全不同。庫侖島與周圍絕緣，柵極用來調節庫侖島的電化學勢即控制島中電子數目，漏源間距離一般為1μm左右，這樣的結構可以完全抑制泄漏電流。兩個電極與庫侖島之間分別形成一個隧道結（即勢壘阻擋層）。因此，SET可視為一個柵控串連雙隧道結器件。

1.2 SET的工作原理

由于SET是納米電子器件，因此量子效應是其工作的基礎。主要體現在如下3個方面：

（1）庫侖阻塞效應

如果SET的庫侖島尺寸足夠小且與其周圍外界在電學上是絕緣的，它與外界之間的電容可小到10-16F。在這種情況下，某個電子隧穿進入該庫侖島，就必須增加e2/2C的能量以克服庫侖島中的電子對它的排斥力。所以要求電子吸收的動能kBT（kB為波爾茲曼常數，T為工作溫度）遠遠小于其充電能e2/2C。

這樣，一旦某一電子隧穿進入庫侖島，它會對隨后而來的第二個電子進入該庫侖島起阻擋作用，稱之為庫侖阻塞現象。

（2）量子隧穿效應

當電子與某一勢壘相碰撞，若勢壘較厚，電子不能穿越勢壘；當勢壘減至電子的量子力學波長（約100 nm）時，則電子將能穿越該勢壘而稱為量子隧穿效應。

（3）量子尺寸效應

制做SET的材料的薄層厚度與電子的量子力學波長近似相等時，在超薄層會形成電子駐波，只允許特定波長λg（λg=2Lz/n，n為整數，Lz是庫侖島的長度）或波數Kg（Kg=2π/λg=nπ/Lz）的電子狀態存在。這種量子尺寸下的效應稱量子尺寸效應。此時電子的固有能量EZ呈離散化分立狀態，即電子的能級是簡并的。

1.3 SET的基本特性

作為納米電子器件，SET的量子效應表現為庫侖振蕩和庫侖臺階兩個基本特性。庫侖振蕩是指SET的漏源間電導隨柵極偏壓而發生振蕩。在較小的柵極偏壓范圍內，在固定漏源極偏壓時，表現為漏源電流將隨柵偏壓的變化而振蕩（振蕩周期與庫侖島的長度有關，庫侖島長度越長，振蕩周期越短，則晶體管開關越快）。

在固定的柵壓下，電流隨漏源偏壓呈階梯形變化，稱此為庫侖臺階。這種庫侖臺階在對庫侖島的電測量中最易觀察到，庫侖島的和漏源極之間的隧穿勢壘越高，所觀察的臺階數目將越大。

2.SET中電流的分區描述

在正統理論中，對隧穿結僅考慮兩種情況，即環境電阻遠遠高于量子電阻（）和遠遠低于量子電阻。為抑制量子漲落問題，實際中的隧穿結電阻應遠遠高于量子電阻，在高電阻環境下，SET中的兩個隧穿結上電壓只能有三種情況：均低于臨界電壓；只有一個高于臨界電壓；均高于臨界電壓。二種情況對應著不同的電流形式，據此可以將電流劃分為三個不同的區域，即：庫侖阻塞區、單電子電流區和高電流區。

庫侖阻塞區：由于兩個隧穿結上電壓均低于臨界電壓，忽略熱激隧穿的情況下，該區電流為零。

單電子電流區：由于只有一個隧穿結滿足隧穿條件，該結發生隧穿之后，另一個結未必即刻發生隧穿。

高電流區：當SET處于兩個隧穿結上電壓均高于臨界電壓狀態時，漏源間會有一個連續的隧穿電流。利用處于不同電流區域的SET特性，近年來出現了采用SET進行基木邏輯電路、靜電檢測、遠紅外線探測、射頻電路等方而的應用。

3.基本特性的仿真分析

SET模型的精確求解是非常困難的，現代計算機的飛速發展為近似求解提供了便利。目前SET的主要分析方法有ME法（主方程法，Master Equation Method）、MC法（蒙特卡羅法，Monte Carlo Method）和Spice法。ME法和MC法的突出優點是能夠分析兩個庫侖島之間的庫侖效應，而利用傳統器件對SET建模的Spice方法對于此卻無法體現，但ME和MC兩種方法要進行大量的復雜計算，占用計算機時也長，極大地影響了其實用性。當電路中的庫侖島數目較多時，兩島間的庫侖作用極其微弱，可以忽略不計，這就給了Spice分析法以極好的適應性，尤其是適合于SET與傳統器件混合電路的仿真分析，從而為采用SET設計各種功能電路提供了可能性和理論依據。

目前，對于SET的制備方法、性能分析研究熱日漸升高，特別是由于在微電子領域、光電子領域和量子信息領域的潛在應用價值，使得對SET的基礎理論與運用的研究顯得尤為重要，這也是世界大實驗室都將其作為重要研究課題的原因之一。近兩年來以正統理論為基礎，提出了依據實際物理特性建立SET數學模型的方法。由于這些數學模型直接針對SET的相關物理量進行描述，因此相對簡化了對SET I-V特性及具體電路的分析、設計及仿真方法。

壹芯微科技針對二三極管,MOS管作出了良好的性能測試，應用各大領域，如果您有遇到什么需要幫助解決的,可以點擊右邊的工程師,或者點擊銷售經理給您精準的報價以及產品介紹