無結(jié)場效應(yīng)晶體管基礎(chǔ)知識分析

無結(jié)場效應(yīng)晶體管（Junctionless Field Effect Transistor, JLT）是場效應(yīng)晶體管的一種，由源極、漏極及中間的金屬-氧化物-半導(dǎo)體（Metal-Oxide-Semiconductor, MOS）電容結(jié)構(gòu)構(gòu)成。與傳統(tǒng)的金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET）器件不同，源極、溝道及漏極的雜質(zhì)摻雜類型相同，無PN結(jié)，屬于多數(shù)載流子導(dǎo)電器件。JLT利用柵極偏置電壓改變垂直于導(dǎo)電溝道的電場強(qiáng)度，使溝道內(nèi)的多數(shù)載流子累計(jì)或者耗盡，從而調(diào)制溝道電導(dǎo)控制溝道電流。無結(jié)場效應(yīng)晶體管（JLT）已被提出作為傳統(tǒng)MOSFET的替代品，以減輕傳統(tǒng)晶體管由于特征尺寸微縮所面臨的技術(shù)挑戰(zhàn)。

背景技術(shù)

當(dāng)代所有集成電路芯片均由PN結(jié)或肖特基勢壘結(jié)構(gòu)成，如結(jié)型場效應(yīng)晶體管（Junction Field Effect Transistor, JFET）垂直溝道方向有一個PN結(jié)，金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（MOSFET）平行溝道方向有兩個背靠背的PN結(jié)，高電子遷移率晶體管（High Electron Mobility Transistor, HEMT）垂直溝道方向有一個柵電極肖特基勢壘結(jié)，等等。

傳統(tǒng)的MOSFET由源極、漏極及中間的金屬-氧化物-半導(dǎo)體（MOS）電容結(jié)構(gòu)構(gòu)成，結(jié)構(gòu)如圖1所示。MOSFET溝道的摻雜類型與源、漏極相反（如溝道為N型，源、漏極則為P型），因此源極、溝道和漏極之間構(gòu)成兩個背靠背的PN結(jié)。柵極施以足夠大的電壓，產(chǎn)生垂直于溝道的電場，并在半導(dǎo)體溝道表面感應(yīng)出少子電荷，半導(dǎo)體表面將由耗盡進(jìn)入反型，形成反型溝道，即可允許電流通過，此時溝道導(dǎo)電類型與源、漏極相同。施加于柵極不同的電壓值，流過溝道的電流亦會受其控制而改變。

由于結(jié)型場效應(yīng)晶體管器件柵氧化層與半導(dǎo)體溝道界面的不完整性，載流子受到散射，遷移率下降，可靠性降低。MOS器件遵循“摩爾定律”，特征尺寸持續(xù)按比例微縮，基于PN結(jié)的MOS場效應(yīng)晶體管器件弊端越來越明顯：源漏距離不斷縮短，產(chǎn)生短溝道效應(yīng)，柵控能力變差，器件性能及可靠性嚴(yán)重退化；為防止源漏穿通，采用超陡摻雜濃度梯度，嚴(yán)重限制器件工藝熱預(yù)算。除此之外，由于摻雜原子的統(tǒng)計(jì)分布及一定溫度下?lián)诫s原子易于擴(kuò)散的自然屬性，納米尺度范圍內(nèi)制作超陡PN結(jié)變得異常困難，晶體管閾值電壓下降，漏電嚴(yán)重。而金屬-半導(dǎo)體場效應(yīng)晶體管（Metal-Semiconductor Field Effect Transistor, MESFET）或高電子遷移率晶體管（HEMT）熱穩(wěn)定性較差，肖特基結(jié)柵電極漏電流較大，邏輯擺幅較小，抗噪聲能力較弱等。這些問題的存在嚴(yán)重制約著未來半導(dǎo)體制造業(yè)進(jìn)一步、深層次的發(fā)展。

為克服結(jié)型場效應(yīng)晶體管器件在納米尺度范圍所面臨的難以逾越的障礙，肖德元等人在2005年首次提出了一種全新結(jié)構(gòu)及其制造方法-圓柱體全包圍柵無結(jié)場效應(yīng)晶體管（Gate-All-Around-Cylindrical Junctionless Field Effect Transistor, GAAC JLT），它屬于多數(shù)載流子導(dǎo)電器件。從此半導(dǎo)體界興起了一股研究無結(jié)場效應(yīng)晶體管的熱潮，每年的國際電子器件會議（IEDM）及IEEE雜志均有該器件的研究報道。

基本概念

無結(jié)場效應(yīng)晶體管（JLT）是場效應(yīng)晶體管的一種，由源極、漏極及中間的金屬-氧化物-半導(dǎo)體（MOS）電容構(gòu)成。與傳統(tǒng)的MOSFET器件不同，源極、溝道及漏極雜質(zhì)摻雜類型相同，無PN結(jié)，屬多數(shù)載流子導(dǎo)電器件。圖2描繪了這種簡化了的圓柱體全包圍柵無結(jié)場效應(yīng)晶體管器件結(jié)構(gòu)透視圖和沿溝道及垂直溝道方向器件剖面示意圖。 SOI襯底上晶體管有一個圓柱體單晶硅溝道，其摻雜類型與源、漏區(qū)相同，如圖2（c）所示。采用低壓化學(xué)氣相沉積或原子層沉積技術(shù)生長柵氧化層， 將整個溝道包裹起來， 接著在其上沉積金屬及多晶硅柵， 導(dǎo)電溝道與金屬柵之間被柵氧化層隔離。溝道內(nèi)的多數(shù)載流子在圓柱體溝道內(nèi)而非表面由源極到達(dá)漏極。通過柵極偏置電壓使器件溝道內(nèi)的多數(shù)載流子累計(jì)或者耗盡，可以調(diào)制溝道電導(dǎo)進(jìn)而控制溝道電流。當(dāng)柵極偏置電壓大到將圓柱體溝道靠近漏極某一截面處的載流子完全耗盡時，溝道電阻變成準(zhǔn)無限大，器件處于關(guān)閉狀態(tài)。相較于傳統(tǒng)的MOS場效應(yīng)晶體管，無結(jié)場效應(yīng)晶體管無PN結(jié)，制備工藝簡單，性能優(yōu)越，增強(qiáng)了器件的可靠性特別是抗熱載流子注入效應(yīng)及噪聲容限。

器件模型

2009年，肖德元等人首次發(fā)表了圓柱體全包圍柵無結(jié)場效應(yīng)晶體管（Gate-All-Around-Cylindrical Junctionless Field Effect Transistor, GAAC JLT）基于溝道全耗盡的緊湊型模型并推導(dǎo)出該器件的電流-電壓方程表達(dá)式。基于二維泊松方程、歐姆定律及部分常數(shù)近似，求得器件漏電流ID的表達(dá)式為：

其中

分別為源極與漏極的耗盡層深度。式中 μp為電子遷移率，εοx為絕緣體電容率，εs為半導(dǎo)體電容率，R為圓柱體溝道的半徑，L為圓柱體溝道長度，d為柵絕緣層厚度，Na為襯底溝道摻雜濃度，Vg、Vd分別為柵極與漏極的偏置電壓。

從器件電壓-電流方程式可看出，與工作于反型模式的傳統(tǒng)MOS晶體管器件不同，無結(jié)場效應(yīng)晶體管器件的驅(qū)動電流與柵氧化層厚度不成反比例關(guān)系，減輕了MOSFET器件特征尺寸持續(xù)按比例縮小對柵氧化層厚度無休止的減薄要求。

2012年，韓國科學(xué)院和三星電子公司的科學(xué)家在肖德元等人的無結(jié)圓柱體溝道場效應(yīng)晶體管耗盡層近似器件模型基礎(chǔ)上，提出了完整的長溝道圓柱體全包圍柵無結(jié)場效應(yīng)晶體管器件模型。該模型基于Pao-Sah積分并在器件全耗盡、部分耗盡及積累等所有工作區(qū)間，采用電勢拋物線近似，從而獲得電荷模型。

器件亞閾值區(qū)，漏極電流表達(dá)式可簡化為：

其中Vth為閾值電壓，Vt為熱電壓 KT/q，μ為載流子有效遷移率， L為器件溝道長度。

器件線性區(qū)（Vg-Vt＞Vds ），漏極表達(dá)式可簡化為

其中Ceff為半耗盡區(qū)有效柵電容。

器件飽和區(qū)（Vg-Vth＜Vds ），漏極電流表達(dá)式可簡化為

小Vds平帶情形，漏極電流表達(dá)式可進(jìn)一步簡化為

這時器件相當(dāng)于一個電阻（ I=V/R），與柵氧化層的厚度無關(guān)。

器件飽和區(qū)平帶情形，漏極電流表達(dá)式可進(jìn)一步簡化為

它與柵氧化層厚度d相關(guān)。

器件特點(diǎn)

無結(jié)場效應(yīng)晶體管是電壓控制器件，不需較大信號功率。柵極偏置電壓可360度方向?qū)A柱體溝道內(nèi)的載流子由表及里耗盡，大大增強(qiáng)了柵極對圓柱體溝道的控制能力，有效降低了器件的閾值電壓。由于避開了不完整的柵氧化層與半導(dǎo)體溝道界面，溝道內(nèi)的多數(shù)載流子在圓柱體溝道體內(nèi)而非表面由源極到達(dá)漏極，載流子受到界面散射影響有限，提高了載流子遷移率，噪聲較低。相比于傳統(tǒng)的反型溝道MOS場效應(yīng)晶體管，無結(jié)場效應(yīng)晶體管屬于多數(shù)載流子導(dǎo)電器件，沿溝道方向靠近漏極的電場強(qiáng)度較低，提高了器件性能及可靠性。該器件制作工藝簡單，與傳統(tǒng)平面CMOS技術(shù)兼容較好。

壹芯微科技針對二三極管,MOS管作出了良好的性能測試，應(yīng)用各大領(lǐng)域，如果您有遇到什么需要幫助解決的,可以點(diǎn)擊右邊的工程師,或者點(diǎn)擊銷售經(jīng)理給您精準(zhǔn)的報價以及產(chǎn)品介紹