上一篇文章《電源分布網(wǎng)絡(luò)介紹》里已經(jīng)大概介紹了一下，由于CMOS電路的電流會(huì)隨著時(shí)間變化而變化，而電源分布網(wǎng)絡(luò)又對(duì)不同頻率的電流信號(hào)表現(xiàn)出不同的阻抗，這些變化的電流和變化的阻抗最終形成了電源噪聲。所以這一節(jié)我們就詳細(xì)分解一下電源分布網(wǎng)絡(luò)，看看電源分布網(wǎng)絡(luò)都有哪些部分。通常情況下，一個(gè)系統(tǒng)級(jí)的電源分布網(wǎng)絡(luò)主要包含四個(gè)部分： 電壓調(diào)節(jié)器（也就是我們通常說的電源變換電路），PCB，封裝以及硅片，如下圖所示：

每次當(dāng)芯片上的電路有翻轉(zhuǎn)動(dòng)作，就會(huì)產(chǎn)生一個(gè)瞬變的動(dòng)態(tài)電流需求，而外部的供電系統(tǒng)就通過這個(gè)電源分布網(wǎng)絡(luò)來給芯片上的電路來提供芯片所需要的電流。事實(shí)上電源分布網(wǎng)絡(luò)中的各個(gè)組件并不是0阻抗的。阻抗就會(huì)在有瞬間電流時(shí)，形成電壓的波動(dòng)（電壓噪聲），因此我們可以通過等效的集總RLC電路來反映PDN網(wǎng)絡(luò)中的各組件的阻抗情況，如下圖所示。

電壓轉(zhuǎn)換器

對(duì)于一階分析，我們可以使用一個(gè)電阻串聯(lián)一個(gè)電感來作為電壓轉(zhuǎn)換器Voltage Regulator Module (VRM)的模型。如圖???所示，等效電路及仿真的頻率響應(yīng)。

從低頻到最高50 KHz， VRM為低阻狀態(tài)，能夠滿足芯片瞬態(tài)的電流需求。但是在更高的頻率，VRM的阻抗以感抗為主導(dǎo)，導(dǎo)致電源不能滿足稍高頻瞬態(tài)的電流需求。通常可以從VRM的廠商處得到VRM的等效串聯(lián)電阻和等效串聯(lián)電感。

去耦電容

去耦電容是我們進(jìn)行PDN設(shè)計(jì)的一個(gè)重要工具，我們有必要了解一下電容。首先，我們來看一個(gè)電容的阻抗曲線。對(duì)于任何一個(gè)實(shí)際的電容，都有一些串聯(lián)寄生電阻和串聯(lián)寄生電感。如果我們進(jìn)行適當(dāng)?shù)暮喕雎圆⑿械闹绷骱徒涣髀╇娏鳎覀兛梢缘玫揭粋€(gè)串聯(lián)的C-R-L等效電路，如下圖a所示。我們可以通過下面的公式求得阻抗：

如下圖b我們繪制出電容阻抗的幅度曲線和相位曲線。

可以看到這個(gè)電容的串行諧振頻率為356 khz，在串行諧振頻率以下，阻抗主要體現(xiàn)為容抗，阻抗幅度隨著頻率增高而降低。在串行諧振頻率上，容抗與感抗相互抵消，相位時(shí)0，阻抗幅度為R。在串行諧振頻率以上，感抗占主導(dǎo)位置，隨著頻率增高，阻抗增大。

電容的等效串聯(lián)電感和生產(chǎn)工藝和封裝尺寸有關(guān)，同一個(gè)廠家的同種封裝尺寸的電容，其等效串聯(lián)電感基本相同。通常小封裝的電容等效串聯(lián)電感更低，寬體封裝的電容比窄體封裝的電容有更低的等效串聯(lián)電感。

所以板上的BULK電容通常是一些容量比較大的電容，通常是坦電容或電解電容。這類電容有很低的ESL，但是ESR很高，因此Q值很低，具有很寬的有效頻率范圍，非常適合板級(jí)電源濾波。

而PCB上的去耦電容通常選擇陶瓷電容，陶瓷電容一般具有比較小的封裝。作為去耦電容，封裝越小，寄生電感越小，當(dāng)然去耦效果越好。

電容的安裝諧振頻率

當(dāng)電容安裝到電路板上后，還會(huì)引入額外的寄生參數(shù)，從而引起諧振頻率的偏移。充分理解電容的自諧振頻率和安裝諧振頻率非常重要，在計(jì)算系統(tǒng)參數(shù)時(shí)，實(shí)際使用的是安裝諧振頻率，而不是自諧振頻率，因?yàn)槲覀冴P(guān)注的是電容安裝到電路板上之后的表現(xiàn)。

電容在電路板上的安裝通常包括一小段從焊盤拉出的引出線，兩個(gè)或更多的過孔,電源層和地層將電源與芯片的電源管腳連接起來。具體的模型如下圖所示：

我們知道，不論引線還是過孔都存在寄生電感。寄生電感是我們主要關(guān)注的重要參數(shù)，因?yàn)樗鼘?duì)電容的特性影響最大。總的安裝電感等于走線、過孔以及平面形成的電感的和。所以在進(jìn)行去耦電容的PCB布局時(shí)，需要盡量減小引線電感，即可以使用多個(gè)過孔，過孔盡量靠近電容管腳，走線盡量粗一些。

電容的去耦半徑

電容去耦的一個(gè)重要問題是電容的去耦半徑。大多數(shù)資料中都會(huì)提到電容擺放要盡量靠近芯片，多數(shù)資料都是從減小回路電感的角度來談這個(gè)擺放距離問題。確實(shí)，減小電感是一個(gè)重要原因，但是還有一個(gè)重要的原因大多數(shù)資料都沒有提及，那就是電容去耦半徑問題。如果電容擺放離芯片過遠(yuǎn)，超出了它的去耦半徑，電容將失去它的去耦的作用。

理解去耦半徑最好的辦法就是考察噪聲源和電容補(bǔ)償電流之間的相位關(guān)系。當(dāng)芯片對(duì)電流的需求發(fā)生變化時(shí)，會(huì)在電源平面的一個(gè)很小的局部區(qū)域內(nèi)產(chǎn)生電壓擾動(dòng)，電容要補(bǔ)償這一電流（或電壓），就必須先感知到這個(gè)電壓擾動(dòng)。信號(hào)在介質(zhì)中傳播需要一定的時(shí)間，因此從發(fā)生局部電壓擾動(dòng)到電容感知到這一擾動(dòng)之間有一個(gè)時(shí)間延遲。同樣，電容的補(bǔ)償電流到達(dá)擾動(dòng)區(qū)也需要一個(gè)延遲。因此必然造成噪聲源和電容補(bǔ)償電流之間的相位上的不一致。特定的電容，對(duì)與它自諧振頻率相同的噪聲補(bǔ)償效果最好，我們以這個(gè)頻率來衡量這種相位關(guān)系。設(shè)自諧振頻率為f，對(duì)應(yīng)波長為λ ，補(bǔ)償電流表達(dá)式可寫為：

其中，A 是電流幅度，R 為需要補(bǔ)償?shù)膮^(qū)域到電容的距離，C 為信號(hào)傳播速度。

當(dāng)擾動(dòng)區(qū)到電容的距離達(dá)到λ/4時(shí)，補(bǔ)償電流的相位為π，和噪聲源相位剛好差180度，即完全反相。此時(shí)補(bǔ)償電流不再起作用，去耦作用失效，補(bǔ)償?shù)哪芰繜o法及時(shí)送達(dá)。為了能有效傳遞補(bǔ)償能量，應(yīng)使噪聲源和補(bǔ)償電流的相位差盡可能的小，最好是同相位的。距離越近，相位差越小，補(bǔ)償能量傳遞越多，如果距離為0，則補(bǔ)償能量百分之百傳遞到擾動(dòng)區(qū)。這就要求噪聲源距離電容盡可能的近，要遠(yuǎn)小于λ/4。實(shí)際應(yīng)用中，這一距離最好控制在λ/40 ~λ/50之間，這是一個(gè)經(jīng)驗(yàn)數(shù)據(jù)。

例如：0.001uF 陶瓷電容，如果安裝到電路板上后總的寄生電感為1.27nH，那么其安裝后的諧振頻率為141.2MHz，諧振周期為7.05ps。假設(shè)信號(hào)在電路板上的傳播速度為166ps/inch，則波長為42.5英寸。電容去耦半徑為42.5/50=0.849英寸，大約等于2.16cm。本例中的電容只能對(duì)它周圍2.16cm范圍內(nèi)的電源噪聲進(jìn)行補(bǔ)償，即它的去耦半徑2.16cm。

不同的電容，諧振頻率不同，去耦半徑也不同。對(duì)于大電容，因?yàn)槠渲C振頻率很低，對(duì)應(yīng)的波長非常長，因而去耦半徑很大，這也是為什么我們不太關(guān)注大電容在電路板上放置位置的原因。對(duì)于小電容，因去耦半徑很小，應(yīng)盡可能的靠近需要去耦的芯片，這正是大多數(shù)資料上都會(huì)反復(fù)強(qiáng)調(diào)的，小電容要盡可能近的靠近芯片放置。

去耦電容并聯(lián)

接下來我們添加第二個(gè)并行電容（C=1uF，R=0.01Ohm，L=1nH）,如下圖所示，顯示了單獨(dú)和并聯(lián)的電路圖以及阻抗曲線。為了讓圖不顯得擁擠，我們只顯示阻抗幅度。

C2的串聯(lián)諧振頻率為5.2MHz，這時(shí)我們注意到在356 kHz和5.2 MHz之間的3 MHz時(shí)有一個(gè)峰值，峰值阻抗為0.08 Ohm。這個(gè)阻抗比C1和C2在這一頻率的阻抗都要高。這個(gè)峰值通常稱之為反諧振點(diǎn)，是由C1的寄生電感和C2的電容形成的。

我們可以通過計(jì)算來得到這個(gè)反諧振頻率，同時(shí)我們也可以將板上，或者封裝上的電容進(jìn)行合并。

電源-地平面以及BGA過孔的寄生參數(shù)

下圖顯示了平面?zhèn)鞑ズ虰GA過孔的等效寄生電感及電阻原理圖。板上電容不光會(huì)有焊接寄生電感，而且也存在從負(fù)載側(cè)看到的傳播電感。傳播電感與設(shè)計(jì)有關(guān)，和電源地之間電解質(zhì)厚度相關(guān)，而且受到去耦電容相對(duì)芯片負(fù)載位置的影響。如果降低介質(zhì)厚度，可以減小傳播電感對(duì)距離的敏感程度，這使得你可以將去耦電容放在更遠(yuǎn)一點(diǎn)的位置。

除了電源/地平面的傳播電感，電流必須通過BGA下面的過孔到達(dá)芯片。BGA過孔也通常用電感來做模型。總電感是去耦電容的焊接電感，傳播電感以及BGA過孔電感進(jìn)行串聯(lián)組合，如下圖所示。

電源-地平面電容

電源-地平面的分布電容主要由以下幾個(gè)方面決定：

平面的長度

平面的寬度

介電常數(shù)

介質(zhì)厚度

我們可以近似使用平行平面電容來計(jì)算電容的容量，如方程：

圖顯示了電源-地平面電容的等效電路以及頻率響應(yīng)。

封裝模型

我們可以使用類似于PCB各組件的建模方式來對(duì)封裝進(jìn)行建模。下圖顯示了一個(gè)BGA封裝的縱切圖。

我們對(duì)封裝進(jìn)行集總建模如下圖所示：

其中die與PCB的連線Bump通常會(huì)有寄生電感，而package內(nèi)的PCB與board PCB也需要通過焊球進(jìn)行連接，這些焊球也是有寄生電感的。

芯片模型

通常芯片的PDN仿真，會(huì)使用等效的RC電路。雖然也可以使用分布式的RC模型，但是這會(huì)使得仿真變得特別的復(fù)雜。所以這是通常進(jìn)行時(shí)間和精度的取舍。同時(shí)單個(gè)的等效RC模型很簡單，但是如何確定R和C的值，也是需要很多仿真的。建立一個(gè)可靠的正確提取片上電阻和電容的方法就顯得非常的重要。片上PDN網(wǎng)絡(luò)RC的值，決定了PDN網(wǎng)絡(luò)阻抗曲線中最大峰值的幅度和位置。系統(tǒng)的PDN模型對(duì)片上網(wǎng)絡(luò)模型非常的敏感。

壹芯微科技專注于“二,三極管、MOS(場效應(yīng)管)、橋堆”研發(fā)、生產(chǎn)與銷售，20年行業(yè)經(jīng)驗(yàn)，擁有先進(jìn)全自動(dòng)化雙軌封裝生產(chǎn)線、高速檢測設(shè)備等，研發(fā)技術(shù)、芯片源自臺(tái)灣，專業(yè)生產(chǎn)流程管理及工程團(tuán)隊(duì)，保障所生產(chǎn)每一批物料質(zhì)量穩(wěn)定和更長久的使用壽命，實(shí)現(xiàn)高度自動(dòng)化生產(chǎn)，大幅降低人工成本，促進(jìn)更好的性價(jià)比優(yōu)勢！選擇壹芯微，還可為客戶提供參數(shù)選型替代，送樣測試，技術(shù)支持，售后服務(wù)等，如需了解更多詳情或最新報(bào)價(jià)，歡迎咨詢官網(wǎng)在線客服！

手機(jī)號(hào)/微信：13534146615

QQ：2881579535